SST-PFB-CLX SST
发布时间：2019-08-27 03:33:25
SST-PFB-CLX SST
当共模信号较难处理或对系统有***影响的时候，需要进行信号调理。部分系统的设计会将模拟变换器输出的单端信号转为全差分信号，然后将这些信号传送到差分输入ADC。这种设计的优点是，大部分混入差分线路的噪声会同时出现在两条线路上(假设差分线路都是按差分方式平衡布局)。
输入信号转为数字信号之后，便必须传送到DSP或ASIC/FPGA，以便进行处理。全差分输出信号电路通过两条对称的线路输出及吸收电流。低电压差分信号(LVDS)便是这种信号。ADC12QS065芯片就采用了LVDS技术，可解决系统这方面的问题(见图1)。
ADC12QS065内含4个12位的ADC。芯片的每一个输入端都可接收全差分信号。此外，这款芯片同时提供的共模输出参考电压VCOM12及VCOM34也可用作输入共模电压。ADC12QS065也可选用全差分或单端的时钟源，只需为CLK及CLKB提供LVDS信号，便可使用LVDS时钟，但要在接近
输入引脚的位置加设终端电阻。若要利用单端CMOS时钟，便要将CLKB置于低电平，这样便无需加设终端电阻。
每一个ADC将输出信号串行输出。输入时钟的输入12倍频之后，作为LVDS时钟输出，作为数据采样时钟。输出端也会按照输入时钟速率产生LVDS帧信号，以便确认取样数目。
输出定时将FPGA的数据采样简化。当取样数据可送出时，首先输出帧信号，然后是每个通道的高有效位数据，并输出一个LVDS时钟跳变沿信号。LVDS时钟信号会相对数据输出偏移1/4周期，以便简化时钟管理。每一数据位在时钟输出转换时采样。采用LVDS传输技术还有另一优点，即这些信号可以通过符合***/TIA568标准的双绞线传送。符合这个标准的双扭线有100?的特性阻抗。两根导线距离很近，电流方向相反，只会产生***的辐射。对于信噪比要求极高的应用来说，这个优点极为重要。
这里利用图2所示的两款4通道、12位ADC进一步解释这一点。左边的ADC设有传统的单端并行CMOS输出。若要将转换器的输出信号传送给DSP，便需要49条连线(4x12+1)。若输出信号经过串行化处理之后，每一通道仅需要一对差分信号传输线。同时也需要输出时钟及帧信号。
由于LVDS芯片将电源提供的电流从一端送到另一端，因此LVDS芯片从电源吸收的电流是连续的，会降低电源的负载变化。这样做的好处是可以减少供电线路上因负载响应产生的噪声，减少去耦电容器的体积以及降低布局的要求。
串行LVDS芯片可以采用较小的封装，并更有效地传送高速信号。但对于许多应用来说，低功耗的特性极为重要。以拥有多条数据通道的系统为例，每一通道所节省的每一mW功率加起来便有很大的分别。因此ADC12QS065除了设有几个无噪声驱动器之外，还设有三个***的电源输入。每一个电源输入都可以连接在一起，成为一个单电源ADC。但这三个电源输入也可分开，各自***操作，为每一电源输入单独设计无源滤波器，或干脆使用三个***的电源。三个电源各自***操作的另一优点是可以将驱动器的输出电压降低至2.5V，这样有助于降低功耗。
ADC12QS065也可将其内部电压参考电路关闭，以便由外部参考源驱动。只要将所有VREFP及VREFN各自连在一起，便可将多个ADC捆缚一起。这样做可以确保每一芯片的增益及电压偏移保持一致，令系统更容易校准。
免责声明：以上信息由会员自行提供，内容的真实性、准确性和合法性由发布会员负责，产品网对此不承担任何责任。产品网不涉及用户间因交易而产生的法律关系及法律纠纷，
纠纷由您自行协商解决。
风险提醒：本网站仅作为用户寻找交易对象，就货物和服务的交易进行协商，以及获取各类与贸易相关的服务信息的平台。为避免产生购买风险，建议您在购买相关产品前务必
确认供应商资质及产品质量。过低的价格、夸张的描述、私人银行账户等都有可能是虚假信息，请采购商谨慎对待，谨防欺诈，对于任何付款行为请您慎重抉择！如您遇到欺诈
等不诚信行为，请您立即与产品网联系，如查证属实，产品网会对该企业商铺做注销处理，但产品网不对您因此造成的损失承担责任！
联系：304108043@qq.com是处理侵权投诉的专用邮箱，在您的合法权益受到侵害时，欢迎您向该邮箱发送邮件，我们会在3个工作日内给您答复，感谢您对我们的关注与支持！
热线电话：
